Bit-Parallel Systolic Architecture for AB and AB 2 Multiplications over GF (2 m ).

IEICE Transactions on Electronics(2022)

引用 0|浏览1
暂无评分
AI 理解论文
溯源树
样例
生成溯源树,研究论文发展脉络
Chat Paper
正在生成论文摘要