可综合FPGA SEU容错方法研究
Electronic Design Engineering（2022）
摘要
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中.近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilog进行寄存器传输级描述,极大地缩短了芯片的开发周期,这种架构可以很容易地被移植到不同芯片制作工艺中.为了对可综合FPGA中的配置触发器进行SEU加固,提出了一种新颖的触发器容错方法,该方法通过对每一个配置触发器进行三模冗余设计来降低单粒子翻转对电路功能的影响,采用纠错电路来检测和恢复单粒子翻转的比特,因而能够实时纠正配置电路的状态.该方法将三模冗余和实时纠错相结合,极大地提高了电路的抗辐射能力和自我恢复能力,同时采用寄存器传输级硬件设计方法,使电路具有可综合的特点,在可综合FPGA中具有重要的应用价值.
更多AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要