基于FPGA的数据采集测试系统设计

为满足某数模转换器(Analog-Digital Converter,ADC)测试平台的需求,设计并实现了一种基于通用串行总线(Universal Serial Bus,USB)接口的双通道数据采集测试系统.该系统以现场可编程门阵列(Field Programmable Gate Array,FPGA)为核心,采用高速静态随机存储器(Static Random Access Memory,SRAM)作为数据缓存,支持多种触发模式和数据采集模式,同时兼容多种数据缓存长度的设置.系统采用CYPRESS公司USB芯片的Slave FIFO模式实现数据的传输和指令的交互.上位机应用程序以指令方式对下层硬件的数据采集过程进行控制,同时可显示波形和对ADC各项动态静态参数的计算分析.整个系统由板级硬件、FPGA内部逻辑、USB固件程序、设备驱动和上位机软件构成.经过测试,系统可实现采样率为4 MHz时ADC输出信号的稳定采集,并得到较好的ADC参数测量结果,验证了设计方案的正确性和可行性.