基于全碳化硅功率组件的叠层母排优化设计研究
Proceedings of the CSEE（2019）
摘要
为减小全SiC功率组件开关振荡,满足高功率密度对功率器件的应用要求.定量分析三相两电平拓扑叠层母排元器件布局关系,建立考虑自感和互感的叠层母排数学模型,基于数学模型计算单个电容和2个电容对应的母排回路杂散电感等效值,仿真分析3个电容以上对应的叠层母排回路杂散电感等效值.计算与仿真结果均表明,随着支撑电容数量的增加,回路杂散电感逐渐减小,并且一致性更好.通过分析各支路杂散电感,优化了直流母线端口布局;通过双脉冲实验验证了叠层母排优化后抑制开关振荡的效果.实验结果表明,虽然优化后的功率组件开关时间及开关损耗有所增加,但开关振荡得到有效抑制,能更好地满足高功率密度应用场合对安全性能的需求.
更多AI 理解论文
溯源树
样例
生成溯源树，研究论文发展脉络
Chat Paper
正在生成论文摘要