基于CPU/FPGA混合架构的硬件线程加速方法

Ruan Jian Xue Bao/Journal of Software（2009）

引用 0|浏览3

暂无评分

摘要

CPU/FPGA混合架构是可重构计算的普遍结构,为了简化混合架构上FPGA的使用,提出了一个该架构上的硬件线程方法,并设计了该架构上的硬件线程执行机制,以硬件线程的方式使用可重构资源.本文使用Simics仿真软件模拟了一个软硬件混合的实验平台,软硬件多线程改造后的DES,MD5SUM和归并排序算法的测试结果表明,平均执行性能加速比达到了2.30,充分发挥了CPU/FPGA混合架构的计算性能..

查看译文

关键词

CPU/FPGA hybrid architecture,Hardware acceleration,Hardware thread,Multithreading,Reconfigurable computing

AI 理解论文

溯源树

样例

生成溯源树，研究论文发展脉络

Chat Paper

正在生成论文摘要