一种RISC微处理器的快速乘除法运算设计与实现

WANG Jiang,HUANG Xiu-sun,CHEN Gang,YANG Xu-guang,QIU Yu-lin

Chinese Journal of Electron Devices（2007）

引用 23|浏览5

暂无评分

摘要

定点尾数乘除法器是相应32位浮点运算的核心部件,针对工控应用,本文采用半定制方法完成了设计并且采用TSMC0.18微米工艺实现.乘法器采用基4Booth编码,通过对符号位、隐含位的处理减少了部分积的生成,并在Wallace树求和过程中,引入4:2压缩器,加快了求和速度.除法器采用改进的SRT算法,引入商位猜测、部分余并行计算、商位修正值选择电路.乘除法器均采用了进位保留加法器提高运算速度.后端物理实现表明,乘除法器的频率分别可到227MHz,305MHz,整体设计具有简洁、快速、计算准确的特征.

查看译文

关键词

Booth encoding,carry saved adder,divider,VLSI design,multiplier

AI 理解论文

溯源树

样例

生成溯源树，研究论文发展脉络

Chat Paper

正在生成论文摘要